Skills & Expertise8 skillsVHDLVerilog HDLSystem verilogLogic design in FPGA and CPLDCMOS Circuit DesignC++Data StructuresMatLab
Work ExperienceSenior Developer•••••••••• · 2022 — Present• Led ••••••••••••••••••••• Shipped •••••••••••••••••••••••••Software Engineer•••••••• · 2019 — 2022• Built ••••••••••••••••••• Scaled ••••••••••••••••••Junior Engineer•••••• · 2016 — 2019• Contributed to •••••••••••• Fixed •••••••••••••••••Unlock M.'s full profileSign up as an employer to see detailed work experience, achievements, and direct contact for M. and thousands of VHDL professionals.Sign up free to unlockFree employer account · 1-minute signup · No credit cardOr browse VHDL jobs →